1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2



Скачать 117.26 Kb.
Дата18.01.2013
Размер117.26 Kb.
ТипДокументы
Содержание

1. Микропроцессорный комплект К580 2

1.1. Особенности архитектуры микропроцессора К580ВМ80А 2

1.2. Технические параметры 2

1.3. Структурная схема микропроцессора 3

1.4. Программно регистровая модель микропроцессора 4

1.5. Управляющие сигналы 5

1.6. Выполнение команд КР580 6

1.7. Типы машинных циклов 6

1.8. Формат слова состояния 7

1.9. Машинные циклы чтения 9

1.10. Машинные циклы записи 10

1.11. формирование дополнительных управляющих сигналов 10

1.Микропроцессорный комплект К580


Микропроцессорный комплект - набор микросхем, включающий один или несколько типов микропроцессоров и других БИС и средства, обеспечивающих их работу. Микропроцессорные комплекты совместимы между собой. Совместимость подразумевает совместимость функциональную, временную, электрическую.

Микропроцессорный комплект включает:

  1. системный генератор, который задает сигналы синхронизации(КР580ГФ24);

  2. системный контроллер – элементы для организации магистралей;

  3. контроллеры ввода/вывода;

  4. контроллеры специальных режимов(ПДП, прерываний);

  5. таймеры – устройства временного отсчета;

  6. буферные элементы – элементы усиления для организации шин. Наиболее полно были реализованы в КР580;



1.1.Особенности архитектуры микропроцессора К580ВМ80А


Зарубежные аналоги Intel 8080, Motorola 6800. имеет классическую архитектуру.

Данный микропроцессор является универсальным. микропроцессор с фиксированной разрядностью и фиксированной системой команд.

1.2.Технические параметры



Разрядность шины данных (ШД) – 8;

Разрядность шины адреса (ША) – 16; что позволяет адресовать 64кБ памяти и 256 устройств ввода и вывода.

Микропроцессор позволяет выполнять логические и арифметические операции над восьми разрядными числами в двоичной системе счисления или двоично-десятичной системе счисления. Возможно выполнять шестнадцатиразрядные операции.

Производительность микропроцессора порядка 500 тысяч операций в секунду.

Микропроцессор обеспечивает режим ПДП и режим прерываний.
Характеристика микропроцессора как БИС.

Микропроцессор выполнен на кристалле 5·5 мм. Содержит порядка 5000 транзисторов. Выполнен по n-МОП технологии. Микропроцессор помещен в корпус типа DIP с 40 выводами. Тактовая частота 2,5 МГц. Уровни сигналов совместимы с ТТЛ. Для питания микропроцессора необходимо три источника питания ±5В +12В, что является недостатком.

1.3.
Структурная схема микропроцессора




А – восьми разрядный регистр;

РП – регистр признаков;

РК – регистр команд (заносится один байт команд);

ДЩК – дешифратор команд;

УУиС – устройство управления и синхронизации микропроцессора и устройств ввода/вывода. Имеет шесть входных и выходных сигналов;

WZ – программно недоступные регистры;

УС – шестнадцатиразрядный регистр указатель стека для организации стека типа LIFO (заполнение стека в сторону уменьшения адреса);

СК – счетчик команд. Шестнадцатиразрядный регистр в котором хранится адрес следующей выполняемой команды;

БА – буфер адреса;

B, C, D, E, H, L-восьмиразрядные регистры общего назначения. Могут объединятся в шестнадцатиразрядную регистровую пару.

Также в структуру может входить блок двоично-десятичной коррекции.

1.4.Программно регистровая модель микропроцессора





Аккумулятор вмести с регистром признака РП (RF) образует слово состояние процессора (PSW).

B, C, D, E, H, L-восьмиразрядные регистры общего назначения. Могут объединятся в шестнадцатиразрядную регистровую пару. Имеется механизм уменьшения и увеличения на единицу.

Регистровая пара HL используется для косвенной адресации.

SP – содержимое указателя стека при записи данных автоматически уменьшается на единицу, при чтении данных SP увеличивается на единицу. В указателе стека всегда находится адрес вершины стека. Существуют специальные команды, позволяющие организовать стек в любой области памяти.

СК(PC) – счетчик команд. Автоматически увеличивается на единицу после выборки байта команд.

Регистр признака (РП) – восьмиразрядный регистр, хранящий пять признаков результата. Имеет следующий вид:

S

Z

0

AC

0

P

1

OY


S – признак знака. Повторяет старший разряд результата.

Z – признак нуля. Если в результате операции оказались все нули.

АС – дополнительный перенос. Устанавливается в “1” если произошел перенос из третьего разряда в четвертый.

D – признак четности. Устанавливается в “1” если количество единиц(нулей) четно.

CY – признак переноса. Устанавливается если произошел перенос из старшего разряда.

Признаки устанавливаются аппаратно, но возможно программное изменение признаков.

S, Z, CY – используются для организации ветвления программы.

AC совместно с блоком двоично-десятичной коррекции используется для коррекции результатов арифметических действий с двоично-десятичными числами.

1.5.Управляющие сигналы



Входные управляющие сигналы:
F1, F2 – синхросигналы с частотой 2,5 МГц, напряжением 12 В.



RESET - сигнал сброса. Данный сигнал необходимо подавать при включении питания или при необходимости перезапуска. При его подачи происходит запись в РС нулевого адреса.

READY - сигнал готовности. Служит для синхронизации микропроцессора с медленными устройствами. Отсутствие сигнала READY переводит процессор в режим ожидания.

HOLD - запрос прямого доступа в память.

INT - запрос на прерывания.
Выходные сигналы:
SYNH- сигнал синхронизации. Сигнал выдаваемый в начале каждого машинного цикла. Стробирует слово состояния, выдаваемого на ШД.

WAIT - сигнал ожидания, процессор находится в режиме ожидания.

DBYN – сигнал готовности приема данных. Указывает на то, что процессор готов прочитать данные с шины данных.

WR – сигнал записи. Активен нулевой уровень. Показывает что микропроцессор выдал на ШД данные.

INTE - сигнал разрешения прерываний.

ULDA - сигнал разрешения прямого доступа.

1.6.Выполнение команд КР580


Работа микропроцессора заключается в последовательном выполнении команд.

Время выполнения команд называется командным циклом. Для различных команд командный цикл различный. Командный цикл делится на машинные циклы.
Каждый машинный цикл характеризуется обращением к памяти или устройствам ввода/вывода. Всего выделяют десять типов машинных циклов. Машинные циклы делятся на машинные такты. Один машины цикл можно делить от трех до пяти Машиных тактов. Один машинный такт равен периоду синхронизирующей частоты и составляет 400 нс.

1.7.Типы машинных циклов


  1. чтение кода команд;

  2. чтение ячейки памяти;

  3. цикл выборки операнда или второго и последующих операндов;

  4. чтение устройства ввода информации;

  5. чтение вектора прерывания;

  6. цикл останова(выполняется при нахождении микропроцессора в режиме останов);

  7. запись данных в память;

  8. запись данных в устройство вывода;

  9. запись данных в стек;

  10. обслуживание прерываний при останове;


В начале каждого машинного цикла выделяется двоичное слово какой цикл будет выполнятся.



Слово состояния содержит информацию о том какой машинный цикл будет выполнятся. Слово состояния используется для формирования дополнительных управляющих сигналов.

1.8.Формат слова состояния


D7

D6

D5

D4

D3

D2

D1

D0


























DO – “1” показывает, что микропроцессор подтверждает прерывание INTA. Выдается в цикле обслуживания прерывания.

D1 - активен “0”. Указывает что выполняется запись.

D2 – цикл обращения к стеку.

D3 – цикл останова(HLT). Микропроцессор находится в режиме останова после выполнения команды HLT.

D4 – сигнал OUT. Вывод данных в устройство вывода.

D5 – первый машинный цикл команды.

D6 – INP чтение устройства ввода/вывода.

D7 – MEMR. Чтение памяти. Во всех циклах чтения D7=1.
Пример

Чтение стека:

D7

D6

D5

D4

D3

D2

D1

D0

1

0

0

0

0

1

1

0

Запись в порт:

D7

D6

D5

D4

D3

D2

D1

D0

0

0

0

1

0

0

0

0




Разряд шины данных

Сигнал состояния

Тип машинного цикла

выборка

Чтение памяти

Запись в память

Чтение стека

Запись в стек

ввод

вывод

прерывание

останов

Прерывание при останове

D0

INTA

0

0

0

0

0

0

0

1

0

1

D1

WR

1

1

0

1

0

1

0

1

1

1

D2

STACK

0

0

0

1

1

0

0

0

0

0

D3

HLTA

0

0

0

0

0

0

0

0

1

1

D4

OUTPUT

0

0

0

0

0

0

1

0

0

0

D5

M1

1

0

0

0

0

0

0

1

0

1

D6

INPUT

0

0

0

0

0

1

0

0

0

0

D7

MEMR

1

1

0

1

0

0

0

0

1

0



Такт

Действие

Т1

Адрес памяти или УВВ выдается на адресную шину (A15...A0). БС выдается на шину данных (D7...D0).

T2

Анализируются сигналы на входах RDY и HLD, а также контролируется команда останова HLT.

Tw

Если сигнал на входе RDY имеет низкий уровень, или на входе ЗХ высокий уровень, или выполняется команда HLT, процессор переходит в одно из состояний: ОЖИДАНИЕ, ЗАХВАТ или ОСТАНОB.

Т3

С шины данных в процессор вводится байт команды (в цикле ВЫБОРКА) байт данных (в циклах ЧТЕНИЕ ПАМЯТИ,ЧТЕНИЕ СТЕКА,ВВОД) или команда прерывания RST (цикл ПРЕРЫВАНИЕ).Или из процессора выводится байт данных (циклы ЗАПИСЬ В ПАМЯТЬ,ЗАПИСЬ В СТЕК,ВЫВОД) на шину данных.

Т4,Т5

Выполняется операция. Такты Т4,Т5 или только Т5 могут не использоваться при выполнении команды.



1.9.Машинные циклы чтения




* - неопределенное состояние.

1.10.Машинные циклы записи




1.11.формирование дополнительных управляющих сигналов


Т.к. цикл чтения/записи ничем не отличается для памяти и устройств в/в определяется значением слова состояния (SW). То для разделения адресного пространства необходимо формировать дополнительные управляющие сигналы. Для формирования сигналов необходимо зафиксировать слово состояние (SW) на всем машинном цикле. Для этого в состав микропроцессорной системы вводят регистр слова состояния.


РСС – регистр слова состояния;

В состав КР580 входим контроллер КР580ВК28(22), который кроме буферизации ШД формирует дополнительные управляющие сигналы.

Похожие:

1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 icon1. архитектура микропроцессора i8086 Структурная схема микропроцессора i8086
На рис. I представлена структурная схема микропроцессора 8086, в состав которого входят: устройство управления (УУ), арифметико-логическое...
1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconПримерная программа дисциплины основы микропроцессорной техники
Ознакомить с цифровыми системами управления, структурой микропроцессора, основами программирования микропроцессора, микропроцессорными...
1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconОтчет о выполнении лабораторной работы №1 " Изучение структуры однокристального микропроцессора кр580ВМ80А"
...
1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconТворчество академика архитектуры а. А. Ященко >05. 23. 20 Теория и история архитектуры, реставрация и реконструкция историко-архитектурного наследия
Работа выполнена на кафедре истории архитектуры, искусства и архитектурной реставрации Института архитектуры и искусств Южного Федерального...
1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconОптимизация преобразования Фурье под архитектуру Эльбрус. П. А. Ишин
Дпф также активно используются в статистике, при анализе временных рядов. В этой статье рассказано о способе реализации дпф для микропроцессора...
1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconПедагогика архитектурного образования: особенности архитектуры стиля модерн городов балаково и пугач
На протяжении многих веков архитектура имела различные образы, стилистические и национальные особенности. С течением времени менялись...
1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconРис. Структурная схема микропроцессора кр580ИК80А – i8080 Система команд микропроцессора кр580ИК80А – i8080
Форматы команд и способы адресации. В мп кр580ИК80А используются 11 форматов команд (рис. 2), коды операций (коп) которых имеют различную...
1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconУправление Роспотребнадзора по Астраханской области Реестр выданных свидетельств по государственной регистрации евразэс с 1 июля 2010 г по 2011 год
Изделия трикотажные бельевые детские (1 слой) из хлопчатобумажной пряжи: детский комплект маек 30/1 "Интерлок", детская майка 24/1...
1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconКомплект Стоимость Что входит в комплект

1. Микропроцессорный комплект К580 2 Особенности архитектуры микропроцессора К580ВМ80А 2 iconАрхитектурно-планировочные особенности центров исторических городов саратовской области ( конец XVIII начало XX вв.) 05. 23. 20 Теория и история архитектуры, реставрация и реконструкция историко-архитектурного наследия
Теория и история архитектуры, реставрация и реконструкция историко-архитектурного наследия
Разместите кнопку на своём сайте:
ru.convdocs.org


База данных защищена авторским правом ©ru.convdocs.org 2016
обратиться к администрации
ru.convdocs.org