7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер



Скачать 97.02 Kb.
Дата18.04.2013
Размер97.02 Kb.
ТипДокументы
7. Асинхронный и синхронный RS-триггер. D-триггер с управлением по уровню.

Асинхронный RS триггер.
Асинхронный RS – триггер представляет собой устройство с двумя устойчивыми состояниями, имеются два информационных входа R и S такие, что при S= «1», R= «0» триггер принимает единичное состояние, S= «0», R= «1» - нулевое, в случае S= «0», R= «0» триггер находится в режиме хранения, а код S= «1», R= «1» устанавливает триггер в неопределенное состояние. Таблица переходов представлена на рис. 15.6. Логическое уравнение RS – триггера в соответствии с таблицей переходов может быть записано как

(15.1)

Условие RnSn=”0” запрещает неопределенное состояние триггера. Название входов RS – триггера происходит от английского Set – установка (вход S) и Reset (вход R). Обозначение асинхронного RS – триггера на функциональных схемах показано на рис. 15.7. Сравнивая таблицу переходов, показанную на рис.15.6, с таблицами переходов бистабильных ячеек (рис. 15.4б и рис. 15.5б) видим, что асинхронному RS – триггеру соответствует БЯ на элементах ИЛИ – НЕ. Определение «асинхронный» говорит о том, что изменение состояния триггера происходит сразу же по приходу кода S=1, R=0 или S=0, R=1. RS – триггер на элементах ИЛИ – НЕ показан на рис. 15.8. Если рассмотреть таблицу переходов БЯ на элементах И – НЕ (рис. 15.5б), то в этой БЯ режим хранения соответствует коду на входах «11», а неопределенное состояние - коду «00». Для установки БЯ на элементах И – НЕ, находящуюся в режиме хранения, в то или другое состояние, необходимо подать на один из входов логический ноль, а на другом оставить логическую единицу.

Таким образом, переключение БЯ на элементах И – НЕ происходит при подаче логического нуля, а не логической единицы, как это необходимо для функционирования RS – триггера согласно его определения.

Для обозначения указанного несоответствия на входах RS – триггера, собранного на элементах И – НЕ (рис. 15.9б), чертят знак инверсии. Необходимо подчеркнуть, что знак инверсии на входах триггера не соответствует наличию дополнительного инвертора в схеме триггера (рис. 15.9а). Он лишь говорит о том, что переключение триггера происходит по приходу на его вход логического нуля, а не единицы, как это следует из определения RS – триггера. Еще раз подчеркнем, что в данном случае , gif" name="object7" align=absmiddle width=20 height=18> - названия входов, а не инверсия переменных S и R. Код , устанавливает триггер в единичное состояние, , - в нулевое, а код , приводит триггер в режим хранения.
Задержка переключения асинхронного RS – триггера состоит из задержки переключения двух логических элементов (рис. 15.8 и рис. 15.9а) из «1» в «0» и из «0» в «1»:

, (15.2)

где tз ср - среднее время задержки одного логического элемента. Минимальная длительность импульсного сигнала на входе, обеспечивающая устойчивое переключение триггера также равна:

, (15.3)
а максимальна частота переключения асинхронного RS - триггера при подаче на его вход определится как

(15.4).
Синхронный RS триггер.
Для организации синхронного триггера БЯ дополняют схемой управления. Схема синхронного RS триггера на элементах И – НЕ показана на рис. 15.10. Схема управления собрана на элементах DD1, DD2. БЯ – на элементах DD3, DD4.

Сигнал синхронизации подают на вход С. Если С= «0», то на выходах DD1 и DD2 присутствует код DD1= «1», DD2= «1» независимо от сигналов на входах S и R. БЯ находится в режиме хранения. Код на выходах триггера Q и остается неизменным.

Если С= «1», S= «1», R= «0», то на выходе элемента DD1 получим логический ноль, на выходе элемента DD2 – логическую единицу. БЯ установится в единичное состояние. Если при С= «1», S= «0», R= «1», то на выходах элементов DD1 и DD2 установится код «10», БЯ перейдет в нулевое состояние. При С= «1», S= «1», R= «1» на выходах элементов DD1 , DD2 код «00», БЯ установится в неопределенное состояние.

Входы S и R называют синхронными. Переключение триггера по этим входам происходит только при наличии логической единицы на синхронизирующем входе С. Если С= «0», то изменение состояния входов S и R не влияет на состояние триггера. Часто возникает необходимость кроме синхронного управления триггером иметь и асинхронные входы. Их необходимо подключить непосредственно ко входам БЯ минуя схему управления. На рис. 15.11 эти входы помечены индексом «d» (от слова «direct» - прямо, непосредственно). Одновременная работа триггера по синхронным и асинхронным входам запрещена. При переключении триггера по синхронным входам асинхронные входы отключены путем подачи на них логической единицы (). обозначение RS триггера, имеющего синхронные и асинхронные входы, показано на рис. 15.12. Код сигнала синхронизации обозначают буквой С (от английского clock - часы). Асинхронные входы и чертят в отдельных полях.

Аналогично схемам рис. 15.10 и рис. 15.11 могут быть построены синхронные триггеры на других типах элементов, например, на элементах ИЛИ-НЕ. Время задержки переключения синхронного RS – триггера равно времени установления кода на выходах триггера после прихода импульса синхронизации. В соответствии с рис.15.10, рис. 15.11 с учетом задержки на схеме управления время задержки переключения триггера будет равно

(15.5)

Синхронный RS – триггер на элементах И-ИЛИ-НЕ показан на рис. 15.13. Анализ работы схемы может быть сделан аналогично анализу предыдущих схем RS – триггеров. Время задержки переключения триггера на элементах И-ИЛИ-НЕ равно

, (15.6)

что меньше, чем время задержки переключения триггера, вычисленное по формуле (15.5).

Все рассмотренные схемы синхронных триггеров имеют пониженную помехоустойчивость, которая объясняется следующими причинами. Отметим, прежде всего, что положительная обратная связь в БЯ снижает помехоустойчивость логических элементов, на которых БЯ построена.

Пусть на синхровход поступил сигнал синхронизации С= «1» , на входы S и R подан код S= «0», R= «0». Триггер находится в режиме хранения. Однако, помеха, поступившая на входы БЯ, может вызвать переключение БЯ, и новое состояние БЯ сохранится. Информация, записанная в триггер, окажется искаженной. Отметим еще одну особенность RS – триггера. Для установки триггера требуется подача на информационные входы S и R парафазного кода: S= «1», R= «0». Значения кода на обоих входах в этом режиме однозначно связано друг с другом. Тем не менее для управления триггером требуется два информационных сигнала и, соответственно, два провода для подачи этих сигналов на триггер.

На рис. 15.14 приведена схема синхронного RS – триггера, имеющего дополнительные асинхронные входы. В отличие от схемы синхронного RS – триггера на элементах И-НЕ (рис.15.11) синхронный RS – триггер, собранный по схеме рис. 15.14, находится в режиме хранения при подаче на вход логической единицы (). Новая информация с синхронных входов , записывается в триггер при подаче на вход логического ноля. Как и ранее, наличие инверсии на входе означает, что для этого входа активным является логический ноль.

D-триггер.



D-триггер – это устройство с двумя устойчивыми состояниями и одним информационным входом D (от слова «Delay» - задержка), таким, что при подаче логического нуля на вход D (D= «0»), триггер устанавливается в нулевое состояние. При наличии логической единицы на входе D (D= «1»), триггер переходит в единичное состояние. Таблица переходов D-триггера приведена на рис. 15.15. Логическое уравнение D-триггера: . (15.7)

В соответствии с определением, состояние триггера в момент времени tn+1 зависит от значения сигнала на входе D в момент времени tn . Триггер запоминает (задерживает) значение сигнала на входе D на один такт.

Существенное достоинство D-триггера – наличие только одного информационного входа. Однако, наличие одного информационного входа делает невозможным построение асинхронного D-триггера. Действительно, асинхронный вход предполагает, что изменение состояния выходов триггера произойдет сразу же после изменения состояния входа D. Такое устройство (рис. 15.16) может быть реализовано в виде отрезка провода (прямой выход) и инвертора (инверсный выход). Такое устройство не обладает памятью и не может быть использовано в качестве триггера. Асинхронный D – вход не имеет сигнала. Наличие только одного информационного входа D позволяет записывать в триггер логический ноль или единицу, но не может перевести триггер в режим хранения или в неопределенное состояние, что можно сделать при помощи двух входов S и R. Если необходимо иметь в триггере асинхронные входы, то эти входы могут быть только RS - входами. Пример схемы D-триггера на элементах «И – НЕ» показан на рис.15.17. Подобно синхронному RS-триггеру схема управления D-триггера (рис. 15.17) собрана на элементах DD1 и DD2, БЯ - на элементах DD3 и DD4. Также, как и в схеме синхронного RS- триггера D-триггер может иметь асинхронные (в данной схеме и ) входы, которые непосредственно подключены к БЯ.

При работе триггера (рис.15.17) по входу D асинхронные входы , должны быть отключены, для чего на них необходимо подать код = «1», = «1». Пусть сигнал синхронизации на входе триггера С = «0». Тогда на выходах элементов DD1, DD2 имеем код DD1= «1», DD2 = «1». БЯ находится в режиме хранения. На выходах триггера Q и код не меняется при любых значениях кода на входе D.

Пусть потенциал на входе С перешел в состояние логической единицы, т.е. С = «1», и на вход D подаем логический ноль D = «0». На входе элемента DD1 получим инверсию значения кода на входе D, т.е. DD2= «1». На обоих входах элемента DD2 присутствуют логические единицы, с выхода элемента DD2 снимаем логический ноль, DD2=«0». В соответствии с кодом на выходах элементов DD1, DD2 БЯ устанавливается в нулевое состояние (Q = «1» и = «0»). Аналогично можно показать, что при сигнале синхронизации С= «1» при подаче на вход D логической единицы (D = «1») БЯ перейдет в единичное состояние (Q = «0» и = «1»).

Видим, что с приходом каждого импульса на вход С в триггер записывается информация, присутствующая на входе D в момент поступления синхроимпульса. Эта информация сохраняется до прихода следующего синхроимпульса. В неопределенное состояние D – триггер по D входу не устанавливается. Обозначение на функциональных схемах D – триггера, выполненного по схеме рис. 15.17., показано на рис. 15.18. Вход D расположен в одном поле со входом С, на который подаем сигнал синхронизации. Если триггер имеет асинхронные RS входы, то их показывают в отдельных полях.

С учетом двойной инверсии на элементах DD1 и DD2 сигнала, поступающего на вход D, время задержки переключения D – триггера, собранного по схеме рис. 15.17, равно

(15.8)


D – триггер защелка.
Рассмотрим схему D – триггера, получившую название «D – триггер защелка» (рис.15.19). В данном варианте схемы при подаче на вход сигнала синхронизации активным является уровень логического ноля. Триггер собран на двух элементах И-НЕ (DD1,DD2), включенных по схеме инвертора, и логического элемента И-ИЛИ-НЕ (DD3). Для удобства описания работы триггера, схемы и входной цепи элемента DD3 обозначены как &1 и &2 .

Пусть, на входе присутствует логическая единица (= «1»). Эта логическая единица подается на вход схемы &1 и разрешает работу положительной обратной связи. Сигнал инвертируется на инверторе DD1, на вход элемента &2 поступает логический ноль. Этот ноль блокирует вход D, так что &2 = «0» независимо от информации на входе D. Бистабильная ячейка на элементах DD1,DD2 находится в режиме хранения, она помнит записанную в нее на предыдущем такте информацию. Состояние входов Q и не меняется.

Переход сигнала на входе на уровень логического ноля (= «0») означает поступление на вход D-триггера защелки синхроимпульса. Логический ноль на входе поступает на один из входов элемента &1. На выходе элемента &1 имеем &1 = «0» независимо от значения уровня сигнала на выходе Q , положительная обратная связь разорвана. Элементы DD3 , DD2 превращаются в цепочку последовательно включенных элементов с двумя инверсиями.

Сигнал со входа инвертируется инвертором DD1 , и на вход элемента &2 поступает логическая единица. Эта единица разрешает работу входа D. Пусть, D= «0», тогда &2= «0». На выходе элемента ИЛИ-НЕ получаем = «1». Этот сигал инвертируется элементом DD2 , на выходе Q получаем = «0». Состояние выходов Q и соответствует нулевому состоянию триггера, но эта информация пока не запомнена. Аналогично получаем, что в случае когда С= «0», D= «1», на обоих входах элемента &2 логические единицы, &2 = «1», = «0» и Q= «1». На выходе схемы устанавливается единичное состояние, соответствующее информации на входе D, но эта информация пока не запомнена.

С приходом на вход логической единицы (= «1») вновь включается через элемент &, положительная обратная связь. Состояние, в которое в настоящее время установлена БЯ на элементах DD2 , DD3 , запоминается, триггер «защелкивается». Спустя время задержки срабатывания инвертора DD, на его выходе появляется логический ноль, который через элемент &2 отключает вход D. Триггер переходит в режим хранения.

Время задержки переключения D- триггера защелки, собранного по схеме рис. 15.19 равно

(15.9)
где tз.ср(DD1) и tз.ср (DD2) – время задержки срабатывания инверторов DD1 и DD2 соответственно, - время задержки срабатывания элемента DD3. Время D- триггера защелки, найденное по формуле (15.9) меньше , вычисленного по формуле (15.8). Для D- триггера на элементах И-НЕ.

Отметим еще одну важную и существенную особенность D- триггера защелки. Как показывает представленное выше описание его работы в момент установления нового состояния триггера, пока = «0» положительная обратная связь разомкнута. Отсутствие положительной обратной связи повышает помехоустойчивость элементов DD2 и DD3. Если же при = «0» на вход D поступит помеха, ошибочная информация не запоминается. В конечном счете в БЯ на элементах DD2 , DD3 будет записана информация, которая имеется на входе D в момент перехода уровня с = «0» на = «1». Время действия помехи сокращается. Помехоустойчивость триггера возрастает.

Похожие:

7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер icon8. т-триггер, jk-триггер, d-триггер по схеме ms с инвертором. Управление триггером по перепаду входного сигнала t – триггер
Триггером т-типа (счетным триггером) называется логическое устройство с двумя устойчивыми состояниями и одним входом Т, изменяющее...
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер iconЭлемент памяти триггер. Сумматор
К триггерам относятся устройства, имеющие два устойчивых состояния. Простейший триггер — rs-триггер, образован из двух элементов...
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер iconЛабораторная работа №2 Триггеры Принял: Москва 2008
Исследовать асинхронный rs-триггер с инверсными входами. Составить таблицу истинности и временную диаграмму
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер iconОсновные электронные схемы компьютера
Триггер — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания одного разряда двоичного кода....
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер iconD-триггер (от английского delay) называют информационным триггером, также триггером задержки. D триггер бывает только синхронным
Он может управляться (переключаться) как уровнем тактирующего импульса, так и его фронтом. Для триггера типа D, состояние в интервале...
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер iconЛабораторная работа №3 По предмету: sgbd. «Триггеры. Восстановление баз данных.»
Триггер — это хранимая процедура, которая не вызывается непосредственно, а исполняется при наступлении определенного события
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер icon«Асинхронный двигатель с короткозамкнутым ротором»
Спроектировать двигатель 4А2М4уз трехфазный, асинхронный, с короткозамкнутым ротором
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер iconЛекция 05. «Железная»
Логика и «железо», бит и триггер, Паскаль: арифмометр и десятичная системы счисления, Лейбниц, Бэббидж и разностная машина, Эйкен...
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер iconЛекция 06. «Железная»
Мочли и Экерт и эниак, фон Нейман и архитектура компьютера, Лаплас, Буль и двоичная логика, Цузе и Z3, Шеннон и релейная логика,...
7. Асинхронный и синхронный rs-триггер. D-триггер с управлением по уровню. Асинхронный rs – триггер iconКлассификация
Последовательностными называют[1] такие логические устройства, выходные сигналы которых определяются не только сигналами на входах,...
Разместите кнопку на своём сайте:
ru.convdocs.org


База данных защищена авторским правом ©ru.convdocs.org 2016
обратиться к администрации
ru.convdocs.org