5 Понятие об архитектуре микропроцессора и микроэвм



Скачать 330.54 Kb.
страница1/4
Дата31.12.2012
Размер330.54 Kb.
ТипДокументы
  1   2   3   4
5.1. Понятие об архитектуре микропроцессора и микроЭВМ
Базовым элементом микроЭВМ является микропроцессор (МП) —программно-управляемое устройство, предназначенное дли обработки цифровой информации и управления процессом этой обработки. Микропроцессоры выполняются в виде одной или нескольких БИС.

Появление микропроцессоров существенно изменило процесс проектирования средств вычислительной техники. Разработчик системы, использующей микропроцессоры и микроЭВМ, проектирует систему на уровне связей между БИС, функциональными частями системы и устройствами. Разработчику недоступен уровень отдельных транзисторов, составляющих микропроцессор или микроЭВМ. Микропроцессор или микроЭВМ воспринимается разработчиком как нечто целое, имеющее свои внешние характеристики, заложенные в его архитектуре.

Архитектура микропроцессора или микроЭВМ — это аппаратные, микропрограммные и программные средства, которые создают организованную вычислительную среду, необходимую для обработки данных в соответствии с назначением микропроцессора или микроЭВМ.

Изучение архитектуры микропроцессора обычно начинают со знакомства с технологией изготовления МП, определяющей электрические (уровни логических сигналов, потребляемая мощность и т. и.) и динамические (максимальная тактовая частота, время задержки распространения) характеристики, функциональной ориентацией микропроцессора, его структурой, интерфейсом, системой команд или микрокоманд, возможностями расширения функций и совместимости с другими типами МП. Эти же вопросы служат классификационными признаками при анализе микропроцессоров. Рассмотрим один из вариантов классификации, когда классификационным признаком является число БИС МП. Различают однокристальный (ОМП) и многокристальный (ММП) микропроцессоры. Если весь процессор размещен в одной БИС (СБИС), то его называют однокристальным микропроцессором. При создании процессора более быстродействующего или большей разрядности или с расширенным набором команд его реализуют на нескольких БИС — это уже многокристальный МП.

Как правило, ОМП являются более простыми в применении, однако системы на их основе имеют меньшее быстродействие и менее приспособлены к решению задачи. ММП позволяют применять менее «плотные», но более быстродействующие технологии (ТТЛШ, ЭСЛ), имеют наращиваемую разрядность и являются микропрограммируемыми. Это позволяет создавать вычислительные устройства с любым набором команд, а при необходимости — с переменным набором команд. Недостатками ММП являются сложность разработки, а также большие габариты систем на их основе. Многокристальный микропроцессор может быть реализован на МПК с функциональным разделением на БИС (горизонтальная разрезка, например, УУ отдельно от ОУ). Такой МПК называют модульным.
Если же разделение на отдельные БИС предполагает создание звеньев малой разрядности с возможностью их соединения между собой (вертикальная разрезка), то в этом случае МПК называют разрядно-модульным или секционируемым, а отдельные звенья — микропроцессорными секциями (МПС).
5.2. Однокристальные микропроцессоры
5.2.1. Общие сведения.
Однокристальный МП— это сложное устройство, состоящее из сотен тысяч элементов, которые связаны с внешним миром с помощью внешних выводов БИС (24, 40, 48 или 64 контакта). По внешним выводам в ОМП поступает энергия, необходимая для его работы, а также управляющие сигналы, входная информация для обработки. Кроме того, через эти выводы ОМП сообщает о своем состоянии, выдает результаты вычислений и служебную информацию.

Любой однокристальный МП (рис. 5.1) должен иметь выводы питания (S — напряжение питания, G — общий), синхронизации (CLK), вход DI и выход DO информации, выход А адреса памяти (ведь память расположена вне МП, на других БИС), входы управления С, выходы состояния МП (ST).

Группу контактов МП, выполняющих общую функцию, называют шиной и иногда изображают на рисунках двумя параллельными линиями, объединенными общей стрелкой. Например, шины DI, DO и А содержат 8, 16



Рис. 5.1.

или 32 контакта, шина С представляет собой совокупность сигналов СБРОС, ОСТАНОВ, ПУСК и других, в шину ST объединяются сигналы РАБОТА, ОЖИДАНИЕ ОШИБКА, ПЕРЕПОЛНЕНИЕ и др. Очевидно, что чем большая разрядность шин, тем больше информации может принять, передать и обработать МП в единицу времени. Но большое число выводов усложняет технологию МП, снижает его надежность, увеличивает габаритные размеры. Поэтому разработчики МП стремятся сократить число контактов БИС МП.

Для этой цели широко применяется мультиплексирование. Под мультиплексированием (от англ, multiplex — сложный, многократный) здесь понимается совмещение функций некоторых шин.

Наиболее часто мультиплексированию подвергаются входная и выходная информация, которая поступает в МП и выдается из него по двунаправленной шине данных в разные интервалы времени. ОМП с двунаправленной магистралью D показан на рис. 5.2. Двунаправленная шина данных иногда обозначается DIO (от англ. data input-output — входные-выходные данные).

Следующий уровень мультиплексирования предполагает совмещение шин адреса и данных в одну двунаправленную магистраль адреса —данных AD (рис. 5.3). Такое мультиплексирование применяется в 16-разрядных
МП К1801ВМ1, К1801ВМ2, К1801ВМЗ, К1810ВМ86. Магистраль AD имеет уже тройное назначение: передача адреса из МП, данных из МП и данных в МП. Двунаправленные магистрали D и AD имеют возможность отключения, т. е. могут переводится в высокоимпедансное состояние («третье состояние»), не нагружающее линию.



В случае необходимости прибегают и к другим видам мультиплексирования, например совмещают часть информации о состоянии, т. е. шину состояния ST, с шиной данных. Этот принцип используется в МП КР580ВМ80. По шине данных в определенных тактах работы МП выдается «байт состояния». Иногда в ОМП совмещают отдельные выводы шин С и ST (управления и состояния).

Мультиплексирование, дающее возможность сокращать количество внешних выводов, приводит, однако, к потере быстродействия и некоторому усложнению схем.
5.2.2. Однокристальный МП КР580ВМ80.
На рис. 5.4 представлена структурная схема БИС КР580ВМ80 — широко распространенного однокристального микропроцессора. МП имеет внутреннюю двунаправленную магистраль, развязанную от внешней магистрали данных D двунаправленным буфером с тремя состояниями. Обработку информации выполняет арифметико-логическое устройство (АЛУ) со вспомогательными элементами: регистром-аккумулятором А, буферными регистрами БР1 и БР2, регистром признаков РП и схемой десятичной коррекции. Важное значение имеет блок регистров общего назначения (РОН), в который входят 8-разрядные регистры W, Z, В, С, D, Е, Н, L, 16-разрядный указатель стека (УС) и программный счетчик (ПС), а также регистр адреса (РА) и схема приращения (СхП). Работа с регистрами поддерживается мультиплексором (МПЛ), схемой выбора регистра (СВР) и буфером адреса, выходящим на 16-разрядную шину адреса А и имеющим три состояния. Взаимодействие всех узлов микропроцессора организует устройство управления и синхронизации (УУиС).


Рис. 5.4.

МП работает под управлением программы, которая состоит из отдельных команд. 8-разрядный код команды поступает на регистр команд (РК), дешифрируется дешифратором команд (ДшК) и определяет работу устройства управления и синхронизации, которое синхронизирует взаимодействие всех остальных узлов микропроцессора. На УУиС поступают 4 внешних управляющих сигнала: RESET (СБРОС, начальная установка), READY (ГОТОВНОСТЬ памяти или порта ввода-вывода к обмену информацией с МП), INT (запрос на прерывание) и HOLD (запрос на захват шины). Входы Ф1 и Ф2 — это входы импульсов синхронизации — двух фаз. Из устройства управления на внешние выводы подается 6 сигналов: SYNC (СИНХР, определяющий, что на шину D МП выдал байт состояния), WAIT (ОЖИДАНИЕ, означающий, что МП находится в состоянии ожидания сигнала READY), INTE (разрешение прерываний), HLDA (подтверждение захвата), DBIN (ЧТЕНИЕ, означающий, что буфер данных включен на прием информации с шины D в МП), WR (ЗАПИСЬ, указывающий, что МП выдает информацию на шину D).

МП КР580ВМ80 расположен в 40-выводном корпусе и требует подключения трех питающих напряжений: + 12 В, +5 В, —5 В. Вывод «Общий» подключается в общей точке «0В» источников питания. Как только на выводы Ф1 и Ф2 подается двухфазная последовательность тактовых импульсов (рис. 5.5) с частотой 2— 2,5 МГц, микропроцессор начинает функционировать.

Функционирование микропроцессора заключается в постоянном выполнении команд. Выполнив одну команду, МП выбирает из памяти вторую, выполнив вторую, выбирает третью, выполняет ее и т. д. Таким образом, обработка каждой команды состоит из двух этапов: этапа выборки и этапа исполнения (рис. 5.6). Нарушение этого процесса происходит лишь в случае прерывания, а также в состояниях ожидания, останова и захвата, в которых может находится МП. Команды программы находятся в памяти, поступают в МП по шине данных и запоминаются в регистре команд.

Выполнение любой команды в МП КР580ВМ80 состоит из циклов. В зависимости от сложности команды для ее выполнения требуется от 1 до 5 циклов: M1 — М5. Первый цикл M1 для любой команды соответствует этапу выборки и называется цикл выборки. Каждый цикл длится от 3 до 5 тактов, обозначаемых Т1—Т5. Такты Т1, Т2, ТЗ присутствуют в каждом цикле, такты Т4, Т5 — в некоторых циклах.



Рис. 5.5.



Рис. 5.6.

В такте Т1 МП выдает на шину А адрес памяти, а на шину D - байт состояния, сопровождаемый сигналом SYNC. Байт состояния представляет собой набор сигналов, характеризующих состояние МП в текущем цикле и совместно с сигналами DBIN, используется для управления блоками микроЭВМ.

Во втором такте Т2 МП анализирует вход READY. Если вход в пассивном состоянии (напряжение высокого уровня), то МП перейдет в дополнительный такт TW, который будет продолжаться до появления активного уровни READY, после чего МП переходит к такту ТЗ, в котором выполняется обмен по шине D. В цикле чтения происходит передача информации в процессор, которая сопровождается сигналом DBIN . В цикле записи данные выдаются из МП и сопровождаются сигналом . На рис. 5.7 и 5.8 приведены временные диаграммы работы МП в циклах чтения и записи соответственно. Цикл чтения показан с появлением и ожиданием готовности, цикл записи—для случая обмена с быстродействующей памятью, когда ожидание готовности TW отсутствует.
5.2.3. Программно-доступные средства ОМП.
К программно-доступным средствам ОМП КР580ВМ80 относятся внутренние 8-разрядные регистры МП: А, В, С, D, E, Н, L.



Рис. 5.7.



Рис. 5.8.

Регистр-аккумулятор А играет особую роль: в большинстве команд, реализующих двухместные операции, один из операндов находится в аккумуляторе; результат также всегда помещается в аккумулятор. Регистры В, С, D, Е, Н, L (РОН) используются для хранения промежуточных результатов, констант, адресов данных и т. п. Они могут также использоваться как 16-разрядные регистровые пары: В, С — пара В; D, Е — пара D; Н, L — пара Н. Пара Н, L обычно используется для хранения адреса памяти, в этом случае в команде нет необходимости явно указывать адрес данных, а пара Н, L называется регистром косвенного адреса. Содержимое любого регистра можно переслать в другой, записать в память, загрузить из памяти, использовать в качестве операнда в арифметических и логических операциях.

К программно-доступным средствам относится также 16-разрядный программный счетчик (ПС) —регистр, содержащий адрес следующей команды, которая будет выбрана из памяти после выполнения текущей. Программный счетчик обозначают иногда PC (от англ, programm counter). Такое название он получил потому, что при выборке каждого очередного байта команды его содержимое автоматически увеличивается на единицу, обеспечивая тем самым доступ к следующему байту. Кроме того, специальными командами его содержимое может изменяться. Эти команды называют командами переходов или передачи управления.

В МП КР580ВМ80 имеется еще один специальный 16-разрядный регистр—указатель стека УС (или SP от англ, stack pointer). В этом регистре хранится адрес вершины стека — специальной области памяти, используемой для временного хранения данных и адресов.

При выполнении арифметических и логических операций в МП формируются признаки результата, которые помещаются в программно-доступный регистр признаков РП, обозначаемый иногда F (от англ, flags — флажки). В этот регистр заносятся 5 признаков результата: S — знак результата («1» — минус, «0» — плюс), Z — признак нулевого результата («1»—результат нулевой, «0» — результат ненулевой), С — перенос из старшего разряда («1» — есть перенос, «0» — нет переноса), р – паритет, четность («1» — в результате четное число единиц, «0» — нечетное), АС — дополнительный перенос — из младшей тетрады в старшую (используется при обработке чисел, представленных в двоично-десятичном коде). Расположение признаков в разрядах РП показано на рис. 5.9.

К программно-доступным средствам, находящимся внутри МП, относится триггер разрешения прерываний, расположенный в устройстве управления, который может устанавливаться и сбрасываться специальными командами.
5.2.4. Построение микроЭВМ.
МикроЭВМ на базе ОМП включает центральный процессор, память (ОЗУ и ПЗУ) и внешние устройства (ВУ — клавиатуру, дисплей, печатающее устройство и т. п.), подключаемые к шинам МП через специальные схемы — порты ввода-вывода.



Рис. 5.9.

Синхронизацию процессора осуществляет тактовый генератор (для МП КР580ВМ80 можно использовать специально разработанную БИС КР580ГФ24). Для увеличения нагрузочной способности шин адреса включаются шинные формирователи. Буферизацию двунаправленной шины данных, запоминание байта состояния МП и формирование системных управляющих сигналов осуществляет БИС системного контроллера КР580ВК28. Дешифраторы Дш формируют сигналы включения соответствующего устройства или схемы, когда на шине адреса появляется его адрес.

На рис. 5.10 приведена структура микроЭВМ на базе ОМП КР580ВМ80.

Системный контроллер в каждом цикле вырабатывает один из пяти системных управляющих сигналов: — чтение из памяти, — запись в память, I/OR — ввод,—вывод, — подтверждение прерывания. Два первых сигнала управляют обменом между МП и памятью микроЭВМ, два следующих сигнала выполняют обмен между МП и портом ввода или портом вывода. Сигнал I/OR появляется при выполнении процессором команды IN с адресом порта ввода, I/OW — при выполнении команды OUT с адресом порта вывода. Порт выбирается своим дешифратором при появлении на шине адреса кода, присвоенного этому порту (от 0 до 255).



Рис. 5.10.
5.3. Многокристальные микропроцессоры
  1   2   3   4

Похожие:

5 Понятие об архитектуре микропроцессора и микроэвм iconОчередное революционное событие в электронике произошло в 1971 году, когда американская фирма
Эвм. Микроэвм относятся к машинам четвертого поколения. Существенным отличием микроэвм от своих предшественников являются их малые...
5 Понятие об архитектуре микропроцессора и микроэвм icon1. архитектура микропроцессора i8086 Структурная схема микропроцессора i8086
На рис. I представлена структурная схема микропроцессора 8086, в состав которого входят: устройство управления (УУ), арифметико-логическое...
5 Понятие об архитектуре микропроцессора и микроэвм iconПримерная программа дисциплины основы микропроцессорной техники
Ознакомить с цифровыми системами управления, структурой микропроцессора, основами программирования микропроцессора, микропроцессорными...
5 Понятие об архитектуре микропроцессора и микроэвм icon3 Понятие и общее представление об архитектуре предприятия
Существует несколько определений и моделей архитектуры, предлагаемых в различных национальных и международных стандартах. Приведем...
5 Понятие об архитектуре микропроцессора и микроэвм iconОтчет о выполнении лабораторной работы №1 " Изучение структуры однокристального микропроцессора кр580ВМ80А"
...
5 Понятие об архитектуре микропроцессора и микроэвм iconОптимизация преобразования Фурье под архитектуру Эльбрус. П. А. Ишин
Дпф также активно используются в статистике, при анализе временных рядов. В этой статье рассказано о способе реализации дпф для микропроцессора...
5 Понятие об архитектуре микропроцессора и микроэвм iconПрограмма дисциплины «теоретико-методологические проблемы науки и научного творчества в архитектуре. Методика научной работы в архитектуре»
Методика научной работы в архитектуре” федерального компонента цикла опд (СД, дс) составлена в соответствии с государственным образовательным...
5 Понятие об архитектуре микропроцессора и микроэвм iconГотический стиль в архитектуре
В готической архитектуре выделяют 3 этапа развития: ранний, зрелый (высокая готика) и поздний
5 Понятие об архитектуре микропроцессора и микроэвм iconРис. Структурная схема микропроцессора кр580ИК80А – i8080 Система команд микропроцессора кр580ИК80А – i8080
Форматы команд и способы адресации. В мп кр580ИК80А используются 11 форматов команд (рис. 2), коды операций (коп) которых имеют различную...
5 Понятие об архитектуре микропроцессора и микроэвм iconВ русской архитектуре
Старо́в иван Егорович [12 (23) февраля 1745, Петербург — 5 (17) апреля 1808, там же], русский архитектор. Один их основоположников...
Разместите кнопку на своём сайте:
ru.convdocs.org


База данных защищена авторским правом ©ru.convdocs.org 2016
обратиться к администрации
ru.convdocs.org